Рассматриваю вакансии на позицию инженера по интеграции на FPGA или смежные с ними. Мой опыт охватывает полный цикл разработки решений на базе Xilinx FPGA — от проектирования и интеграции до отладки и оптимизации.

Среди реализованных проектов:

система обработки радиолокационных сигналов на ALVEO U50/U280 (KB RADAR), позволившая увеличить скорость вычислений и снизить задержки;

алгоритмы обработки изображений для тепловизионных камер (Пеленг), повысившие качество изображения и точность систем наведения;

проекты компьютерного зрения и видеонаблюдения на SoC FPGA (CETC), включая построение 3D‑объектов из 2D‑изображений и панорамное видео, реализованные на Ultra96v2 Zynq UltraScale+, UltraZed‑EV и других платформах;

универсальная архитектура процессора сжатия изображений по схеме L2L (lossless‑to‑lossy) с блоками DCT‑IDCT, разработанная в рамках диссертации и реализованная в FPSoC Xilinx, которая может быть оптимизирована под задачи пользователя (частота, скорость, площадь кристалла, пропускная способность) и при том же коэффициенте сжатия обеспечивает лучшее качество декодируемого изображения на 3–4 dB по PSNR.

Я владею Vivado/Vitis, SystemVerilog, Verilog, VHDL, C/C++, Python, Bash и Tcl, имею опыт написания constraints, использования Vivado ILA и работы с измерительным оборудованием.